Nous utilisons des cookies pour améliorer votre expérience. Pour nous conformer à la nouvelle directive sur la vie privée, nous devons demander votre consentement à l’utilisation de ces cookies. En savoir plus.
Reconfiguration Dynamique des deux Niveaux Caches L1 et L2
Academiques - EAN : 9783841634504
Édition papier
EAN : 9783841634504
Paru le : 4 sept. 2015
59,90 €
56,78 €
Epuisé
Pour connaître votre prix et commander, identifiez-vous
Manquant sans date
Notre engagement qualité
-
Livraison gratuite
en France sans minimum
de commande -
Manquants maintenus
en commande
automatiquement -
Un interlocuteur
unique pour toutes
vos commandes -
Toutes les licences
numériques du marché
au tarif éditeur -
Assistance téléphonique
personalisée sur le
numérique -
Service client
Du Lundi au vendredi
de 9h à 18h
- EAN13 : 9783841634504
- Réf. fournisseur : 7050932
- Editeur : Academiques
- Date Parution : 4 sept. 2015
- Disponibilite : Manque sans date
- Barème de remise : NS
- Nombre de pages : 116
- Format : H:220 mm L:150 mm E:7 mm
- Poids : 182gr
- Interdit de retour : Retour interdit
- Résumé : La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d'y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l'application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d'architectures de systèmes multi-cores.
- Biographie : Asmaa Bengueddach Docteure en sciences informatiques à l'Université d'Oran 1 (Algérie). Maître de conférences au niveau du département d'informatique à l'Université d'Oran 1.
