Nous utilisons des cookies pour améliorer votre expérience. Pour nous conformer à la nouvelle directive sur la vie privée, nous devons demander votre consentement à l’utilisation de ces cookies. En savoir plus.
Récepteurs RF à faible courant de consommation pour l'automobile
Univ Europeenne - EAN : 9783841792563
Édition papier
EAN : 9783841792563
Paru le : 10 févr. 2012
79,00 €
74,88 €
Epuisé
Pour connaître votre prix et commander, identifiez-vous
Manquant sans date
Notre engagement qualité
-
Livraison gratuite
en France sans minimum
de commande -
Manquants maintenus
en commande
automatiquement -
Un interlocuteur
unique pour toutes
vos commandes -
Toutes les licences
numériques du marché
au tarif éditeur -
Assistance téléphonique
personalisée sur le
numérique -
Service client
Du Lundi au vendredi
de 9h à 18h
- EAN13 : 9783841792563
- Réf. fournisseur : 5247813
- Editeur : Univ Europeenne
- Date Parution : 10 févr. 2012
- Disponibilite : Manque sans date
- Barème de remise : NS
- Nombre de pages : 256
- Format : H:220 mm L:150 mm
- Poids : 380gr
- Interdit de retour : Retour interdit
- Résumé : Les travaux de cette thèse portent sur l'étude des architectures de systèmes et de circuits des récepteurs radiofréquences à faible courant de consommation pour des applications automobiles ciblées, fonctionnant dans les bandes ISM inférieures au gigahertz. Ces récepteurs doivent être multistandards (ETSI, FCC, ARIB...) et multicanaux. Le courant de consommation du récepteur, à l'exception de la partie numérique, ne doit pas excéder 10 mA, soit 40 % de réduction par rapport à la moyenne de l'état de l'art industriel proposé en début de ce travail. En se basant sur un état de l'art des récepteurs RF et la théorie associée à leur dimensionnement en fonction des spécifications et des performances voulues, deux stratégies de réduction du courant de consommation sont considérées. La première emploie une architecture hétérodyne à réjection d'image, basée sur une structure de Weaver à filtre polyphase, où le courant des blocs critiques est optimisé en fonction du contrôle de gain placé en tête du récepteur. La seconde utilise une architecture à sous-échantillonnage qui permet de réduire le courant consommé par le synthétiseur de fréquence.
- Biographie : est né à Paris, France, en 1985. Il a reçu le titre d'Ingénieur (M.S. Degree) de l'ESIEE Paris, Noisy-le-Grand, France, en 2008; et celui de Docteur (Ph.D. Degree) en électronique, microélectronique et nanoélectronique de l'Université de Caen Basse-Normandie, France, en 2011. Il travaille depuis 2008 au sein de NXP Semiconductors.