Nous utilisons des cookies pour améliorer votre expérience. Pour nous conformer à la nouvelle directive sur la vie privée, nous devons demander votre consentement à l’utilisation de ces cookies. En savoir plus.
Filtre décimateur pour un can sigma-delta
Univ Europeenne - EAN : 9786131530296
Édition papier
EAN : 9786131530296
Paru le : 3 mai 2011
39,00 €
36,97 €
Disponible
Pour connaître votre prix et commander, identifiez-vous
Notre engagement qualité
-
Livraison gratuite
en France sans minimum
de commande -
Manquants maintenus
en commande
automatiquement -
Un interlocuteur
unique pour toutes
vos commandes -
Toutes les licences
numériques du marché
au tarif éditeur -
Assistance téléphonique
personalisée sur le
numérique -
Service client
Du Lundi au vendredi
de 9h à 18h
- EAN13 : 9786131530296
- Réf. fournisseur : 4479730
- Editeur : Univ Europeenne
- Date Parution : 3 mai 2011
- Disponibilite : Disponible
- Barème de remise : NS
- Nombre de pages : 112
- Format : H:229 mm L:152 mm E:7 mm
- Poids : 177gr
- Interdit de retour : Retour interdit
- Résumé : Le terminal multistandard est un terminal intelligent qui adapte son fonctionnement en temps réel au standard et au service demandé dans le but d''optimiser la consommation d''énergie et l''utilisation des ressources. Ce concept est appelé reconfigurabilité. Cependant, ce type de terminaux présente plusieurs limites qui entravent leur développement. En effet, les systèmes de conversion analogique numérique (CAN) utilisés par ces terminaux ne suivent pas en termes de performances les systèmes de traitement numérique des signaux. Dans ce cadre, notre projet de recherche consiste à concevoir un filtre numérique décimateur qui assure l''amélioration du rendement total du convertisseur et augmente l''intégrabilité et la reconfigurabilité du récepteur multistandard. Lors de nos travaux, nous avons mis en oeuvre une architecture de réception qui répond aux exigences des trois standards en question: Wi-max, UMTS et GSM. Nous avons aussi défini une structure cascadée du filtre numérique à décimation. L''optimisation de cette structure a aboutit à la réalisation d''architectures qui ont montré un gain en termes de ressources FPGA et ASIC utilisées et de puissance consommée.
