Conception d'un routeur pour les architectures réseaux mono-puce 3D

Univ Europeenne - EAN : 9786131540011

Mohsen Ben Jemaa

Skip to the end of the images gallery

Skip to the beginning of the images gallery

Édition papier

EAN : 9786131540011

Paru le : 4 mars 2015

49,90 € 47,30 €

Disponible

Pour connaître votre prix et commander, identifiez-vous

Notre engagement qualité

Livraison gratuite
en France sans minimum
de commande
Manquants maintenus
en commande
automatiquement
Un interlocuteur
unique pour toutes
vos commandes
Toutes les licences
numériques du marché
au tarif éditeur
Assistance téléphonique
personalisée sur le
numérique
Service client
Du Lundi au vendredi
de 9h à 18h

Détails

EAN13 : 9786131540011
Réf. fournisseur : 5764575
Editeur : Univ Europeenne
Date Parution : 4 mars 2015
Disponibilite : Disponible
Barème de remise : NS
Nombre de pages : 116
Format : H:220 mm L:150 mm E:7 mm
Poids : 182gr
Interdit de retour : Retour interdit

Résumé

Résumé : Les interconnexions globales représentent aujourd'hui un problèmes dans la conception des systèmes multiprocesseur sur puce (MPSoC pour Multiprocessor System-on-Chip) de haute performance. Les chercheurs des systèmes embarqués sont à la recherche des solutions des architectures de communications on-chip à faible coût matériel, grande fiabilité et prédictibilité. Une des solutions en vue prévoit l'utilisation des réseaux d'interconnexions basés sur l'échange de paquets de données, appelés aussi Networks-on-Chip (NoCs). Il pourrait à terme apporter des solutions au niveau de la conception et des performances pour faire face à la complexité des systèmes sur puces de grande dimension. C'est dans ce cadre que s'inscrit notre travail. En effet, il s'agit de modéliser, concevoir et valider un routeur à QoS pour une architecture NoC 3D prédéfinie. Deux modélisations de ce routeur ont été réalisées. L'une dans le langage VHDL au niveau RTL (Register Transfer Level) et l'autre dans le langage SystemC au niveau dit TLM-T (Transaction Level Modeling with Time). La validation du fonctionnement de l'architecture du routeur est proposée dans un réseau sur puce à topologie 3D-Mesh.
Biographie : Mohsen Ben Jemaa ingénieur Tunisien en "Electronique" spécialité "micro-électronique" depuis 2014. il a obtenu son diplôme de licence en STIC (Science et Technologie de l'Information et Communication) en 2011. il travaille sur les réseaux sur puce depuis 2012 au sien dans un laboratoire de recherches d'électronique et de micro-éléctronique.