Nous utilisons des cookies pour améliorer votre expérience. Pour nous conformer à la nouvelle directive sur la vie privée, nous devons demander votre consentement à l’utilisation de ces cookies. En savoir plus.
Concetpion d'un SoC à base d'IP Opencores (OpenRISC 1200 processeur)
Univ Europeenne - EAN : 9786202277389
Édition papier
EAN : 9786202277389
Paru le : 1 févr. 2018
49,90 €
47,30 €
Disponible
Pour connaître votre prix et commander, identifiez-vous
Notre engagement qualité
-
Livraison gratuite
en France sans minimum
de commande -
Manquants maintenus
en commande
automatiquement -
Un interlocuteur
unique pour toutes
vos commandes -
Toutes les licences
numériques du marché
au tarif éditeur -
Assistance téléphonique
personalisée sur le
numérique -
Service client
Du Lundi au vendredi
de 9h à 18h
- EAN13 : 9786202277389
- Réf. éditeur : 3462481
- Editeur : Univ Europeenne
- Date Parution : 1 févr. 2018
- Disponibilite : Disponible
- Barème de remise : NS
- Nombre de pages : 100
- Format : H:229 mm L:152 mm E:6 mm
- Poids : 160gr
- Interdit de retour : Retour interdit
- Résumé : Cette plateforme intègre un ensemble d'IP cores de la communauté Opencores. Le fameux processeur OpenRISC 1200, le bus d'interconnexion WISHBONE, UART16550, ETHERNET, une mémoire on-chip et le module GPIO sont les modules de base qui constituent cette plateforme. La partie logicielle de cette dernière est constituée d'un système d'exploitation Linux embarqué qui a ´et´e port´e pour supporter l'architecture du processeur afin de faciliter le développement des applications. La chaine d'outils OpenRISC pour le développement logiciel a ´et´e utilisée dans ce projet pour cross-compiler et déboguer les applications d´eveloppées. Dans ce projet, la plateforme FPGA utilisée est la Spartan3E Starter Board de la famille Xilinx ´equipée d'une puce XC3S500E, c'est une carte `a faible cout, connue par sa grande flexibilité, dispose de ressources nécessaires pour la conception des applications embarquées.
