Nous utilisons des cookies pour améliorer votre expérience. Pour nous conformer à la nouvelle directive sur la vie privée, nous devons demander votre consentement à l’utilisation de ces cookies. En savoir plus.
Conception des IP réutilisables dans les systèmes embarqués SoC
Univ Europeenne - EAN : 9783841775238
Édition papier
EAN : 9783841775238
Paru le : 1 nov. 2018
35,89 €
34,02 €
Disponible
Pour connaître votre prix et commander, identifiez-vous
Notre engagement qualité
-
Livraison gratuite
en France sans minimum
de commande -
Manquants maintenus
en commande
automatiquement -
Un interlocuteur
unique pour toutes
vos commandes -
Toutes les licences
numériques du marché
au tarif éditeur -
Assistance téléphonique
personalisée sur le
numérique -
Service client
Du Lundi au vendredi
de 9h à 18h
- EAN13 : 9783841775238
- Réf. fournisseur : 2521226
- Editeur : Univ Europeenne
- Date Parution : 1 nov. 2018
- Disponibilite : Disponible
- Barème de remise : NS
- Nombre de pages : 84
- Format : H:220 mm L:150 mm E:5 mm
- Poids : 137gr
- Interdit de retour : Retour interdit
- Résumé : Aujourd'hui, grâce au haut niveau d'intégration atteint dans le domaine des circuits intégrés, des systèmes numériques complets peuvent être intégrés sur une même puce. Pour faire face à la complexité de conception, nous nous intéressons, dans ce livre, à la modélisation multi-niveau des Systems on Chips (SoC) et à la synthèse des blocs IPs réutilisables. Notre travail est une contribution à l'analyse approfondie des différents niveaux de modélisation d'un système et des différents niveaux transactionnels de la communication inter-modules (message, transaction, transfert, pin, RTL). Nous avons proposé des approches de conception des blocs Intellectual Property (IP) visant l'augmentation de leurs taux de réutilisation. Ces approches sont basées d'une part, sur la séparation complète entre la partie de traitement et la partie de communication et d'autre part sur l'ordonnancement adéquat des opérations des entrées/sorties. Nous présentons également l'outil de synthèse comportementale GAUT (Générateur Automatique de l'Unité de Traitement) et les résultats de certaines expérimentations faites avec cet outil.
- Biographie : Dr. en Informatique, diplômé en Mai 2012 de la Faculté des Sciences de Tunis, Tunisie (en collaboration avec I.N.P.G., France). En plus de mon implication permanente dans l'enseignement et la recherche, j'ai servi en tant que consultant dans divers domaines d'ingénierie. Spécialités : logiciels embarqués, Xilinx, MPSoC, RTOS, VHDL/SystemC.
